Computer Architectures
- M.
L. Pilla, P. O. A. Navaux, B. R. Childers, F. M. G. França, A. T. da
Costa. Value Predictors for Reuse through Speculation on Traces. SBAC-PAD'2004 PS file
- M. L. Pilla, P. O. A. Navaux, F. M. G. França, A. T. da Costa, B. R. Childers, M. L. Soffa The Limits of Speculative Trace Reuse on Deeply Pipelined Processors. SBAC-PAD'2003 PDF file
- R. dos Santos, T. G. S. dos Santos, M. L. Pilla, P. O. A. Navaux, S. Bampi, M. Nemirovsky. Complex Branch Profiling for Dynamic Conditional Execution. SBAC-PAD'2003 PS file
- M. L. Pilla, P. O. A. Navaux, F. M. G. França, A. T. da Costa, B. R. Childers, M. L. Soffa Improving Trace Reuse through Speculative Trace Reuse. I Workshop of the GPPD Group, 2003, p. 139-144.
M. L. Pilla, P. O. A. Navaux, F. M. G. França, A. T. da Costa Speculative Trace Reuse. II-UFRGS Tech Report RP-320, May 2002. (Please email if you want a copy)- M. L. Pilla, P. O. A. Navaux, A. T. da Costa, F. M. G. França Predicting Trace Inputs with Dynamic Trace Memoization: Determining Speedup Upper Bounds. In: WORK IN PROGRESS SESSION - INTERNATIONAL CONFERENCE ON PARALLEL ARCHITECTURES AND COMPILATION TECHNIQUES, 2001, Barcelona. Published in the IEEE TCAA Newsletter, Oct. 2001.
- G. Dal Pizzol, M. L. Pilla, P. O. A. Navaux Branch Prediction X Performance: an analysis on Superscalar Processors. In: BRAZILIAN SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING, 13., 2001, Pirenópolis, Brazil.
- R. A. L. Gonçalves, M. L. Pilla, G. Dal Pizzol, T. G. S. dos Santos, R. R. dos Santos, P. O. A. Navaux Evaluating the Effects of Branch Prediction Accuracy on the Performance of SMT Architectures. In: EUROMICRO WORKSHOP ON PARALLEL AND DISTRIBUTED PROCESSING, 9., 2001, Mantova. Proceedings... IEEE Computer Society, 2001. p. 355-362. (Download PS)
- T. G. S. dos Santos, M. L. Pilla, G. Dal Pizzol, S. Bampi, P. O. A. Navaux Analyzing Branch Prediction Impact on the Effectiveness of Instruction Prefetch. In: BRAZILIAN SIMPOSYUM OF COMPUTER ARCHITECTURES AND HIGH PERFORMANCE PROCESSING, 12., 2000, São Pedro. Proceedings... SBC, 2000.
- T. G. S. dos Santos, M. L. Pilla, R. R. dos Santos, E. M. Chaves Filho, S. Bampi, P. O. A. Navaux, M. D. Nemirovsky Resource tuning in a multipath superscalar architecture. In: SIMPÓSIO BRASILEIRO DE ARQUITETURA DE COMPUTADORES E PROCESSAMENTO DE ALTO DESEMPENHO, 11., 1999, Natal. Proceedings... SBC, 1999. p.27-34. (Download PDF)
- M. L. Pilla, P. O. A. Navaux Visualizador para simulador de superescalares. Porto Alegre: CIC da UFRGS, 1999. (Projeto de Diplomação). (Download PDF - Portuguese)
- M. L. Pilla, P. O. A. Navaux, F. M. G. França, A. T. da Costa, B. R. Childers, M. L. Soffa The Limits of Speculative Trace Reuse on Deeply Pipelined Processors. SBAC-PAD'2003 PDF file
Fault Tolerance in Distributed Systems
- M. L. Pilla, BARRETO, M. E., R. R. dos Santos, CAVALHEIRO, G. G. H., P. O. A. Navaux Suporte a tolerância a falhas no ambiente de programação DPC++.In: WORKSHOP DE TOLERÂNCIA A FALHAS, 1., 1998, Porto Alegre. Anais... II/UFRGS, 1998.
-
M. L. Pilla, M. E. Barreto, R. R. dos Santos, G. G.
H. Cavalheiro, P. O. A. Navaux Mecanismo de tolerância a
falhas para a linguagem distribuída DPC++. In:
SIMPÓSIO BRASILEIRO DE ARQUITETURA DE COMPUTADORES E
PROCESSAMENTO DE ALTO DESEMPENHO, 9., 1997, Campos do Jordão.
Anais... SBC, 1997.
- M. L. Pilla, M. E. Barreto, R. R. dos Santos, G. G. H. Cavalheiro, P. O. A. Navaux Implementação de um algoritmo de criação de checkpoints para a linguagem distribuída DPC++. In: CONGRESSO ARGENTINO DE CIÊNCIA DE LA COMPUTACIÓN, 3., 1997, La Plata. Anais... CACIC,1997.
Last Update: Oct. 23, 2003